IC 74LS73 7473 FLIP FLOP TIPO J-K

El circuito integrado 74LS73 contiene dos Flip-Flops J-K independientes con reset (Clear) directo. Cada biestable se dispara con el flanco descendente (Negative-Edge Triggered) de la señal de reloj. Es una unidad fundamental de memoria secuencial utilizada en la construcción de contadores binarios asíncronos y síncronos, divisores de frecuencia por dos y registros de desplazamiento.

Características Principales

• Dos Flip-Flops J-K Independientes: Entradas J, K, Reloj (CLK), Reset (CLR) y salidas Q / Q_NOT por cada canal.

• Disparo por Flanco Negativo: Cambia de estado en la transición de Alto a Bajo del pulso de reloj.

• Entrada de Reset Asíncrono (Clear): Permite poner la salida Q en 0V de forma inmediata sin esperar al reloj.

• Encapsulado DIP-14 Through-Hole: Inserción estándar en protoboard y sockets IC de 14 pines.

Ficha Técnica

Parámetro	Especificación
Modelo	74LS73 / SN74LS73AN
Tipo de Biestable	Dual JK Flip-Flop con Clear
Disparo de Reloj	Flanco de bajada (Negative-Edge)
Frecuencia Máxima de Reloj	25 MHz
Pinout de Alimentación Especial	Vcc = Pin 4, GND = Pin 11 (DIP-14)

Aplicaciones Sugeridas

• Divisores de Frecuencia Digital: División de señal de reloj por 2, 4 o potencias de dos.

• Contadores Binarios Asíncronos: Encascadamiento de salidas Q a entradas de reloj siguientes.

• Máquinas de Estado Finito: Lógica secuencial en controladores académicos y automatismos.

Recomendaciones de Uso

1. Atención al Pinout de Alimentación: El 74LS73 posee un pinout no convencional de energía: Vcc se conecta en el Pin 4 y GND en el Pin 11.

2. Clear Activo en Bajo: Mantenga la patita CLR en alto (5V) durante la operación normal; póngala a 0V para reiniciar el Flip-Flop.